DDR2内存使用240pin的模组，但是它的长度和184pin的DIMM 一样，也就是说DDR2 模组的pin 之间更加紧密了。模组的特性可以让它适应更高的工作频率，而且，模组还能容纳更高容量的内存颗粒。DDR2模组的优势是明显的，但也不能忽视它的缺点：首先，它在相同时钟速率接口上使用了更高的工作频率，第二，写延迟被增加了。第三，内存的价格会更加昂贵，因为在封装上的成本增加了许多。
DDR2增加了posted CAS命令，它改变了以前对 SDRAM延迟的理解。在 SDRAM 和DDR SDRAM 的操作过程中存在许多延迟，如RAS 到CAS 的(行选择信号到列选择信号)的延迟tRCD(延迟也可称为潜伏周期)。在200MHz 的频率下，tRCD 延迟大约是20ns，这肯定会降低总线的利用效率。posted CAS 命令通过使用附加延迟(additive latency)的概念来解决这个问题。简单说，设定整个读延迟为CAS 延迟(CL)加上附加延迟，这样做的好处是能够使CAS 命令紧接着RAS 命令，tRCD 被附加延迟取代。而DDR2的写延迟为读延迟周期减一个时钟周期，DDR2 通过增加地址和命令的FIFO(先入先出)寄存器来实现posted CAS，通过寄存器保存CAS命令和地址直到附加延迟结束。在DDR2段交错操作(bank-interleaving operation)时使用4bit突发模式来提高总线利用率。
DDR2引入了一个被称为Additive Latency(附加延迟)的技术，理解这项技术我们需要知道真实的内存操作环境，数据并不是随时就能传输，甚至是在数据准备好的情况下也不可以，因为它还要受到内存控制器状态的限制。因此有时当内存控制器在读取早先初如化好的段(bank)时并不能同时发送命令去初始化下一个内存段(bank)。仅仅是因为这里两个命令需要使用相同的总线来发送两个不同级别的信号，显然这会造成冲突。因此它的结果就是造成了数据流中出现了泡泡(bubble，这里的意思就是数据流被打断)，这是由于组织结构上的冲突。
DDR2引入了附加延迟(dditional latenc)去解决这个问题，它指向当传送自动读取下一个周期命令发生的冲突。因此，读取数据延迟了一个时钟周期，但是数据流中没有泡泡(bubbles)了，提高了内存子系统的效率。
DDR2内存中的分歧就是可变读延迟(Variable Write Latency)的能力。DDR 允许一个1T(一个时钟周期)的写延迟，而且这个时间规格是不能被改变的。到了DDR2，写延迟依赖于读延迟，而且等于读延迟减一个时钟周期，举例来说，当读延迟是7个时钟周期，写延迟就是6个时钟周期。这看上去比DDR 的1个时钟周期糟糕了许多，但实际上，它并没有那么糟，因为在DDR中写处理需要经过一些特别的准备，但是DDR2中就不需要了。因此，它们虽然有差别，但是差别并不大。最后的结果是，DDR2的写延迟要比DDR高三倍。
微信公众平台
