DDR3内存采用了ODT（核心整合终结器）技术以及用于优化性能的EMRS技术，同时也允许输入时钟异步。在针脚定义方面，DDR3表现出很强的独立性，甚至敢于彻底抛弃TSOPII与mBGA封装形式，采用更为先进的FBGA封装。DDR III内存用了0.08微米制造工艺制造，将工作在1.5V的电压下。
|
|
DDR3
|
DDR2
|
|
电压 VDD/VDDQ
|
1.5V/1.5V (+/-0.075)
|
1.8V/1.8V (+/-0.1)
|
|
I/O接口
|
SSTL_15
|
SSTL_18
|
|
数据传输率(Mbps)
|
800/1066/1333/1600
|
400/533/667/800
|
|
容量标准
|
512MB-8GB
|
256MB-4GB
|
|
CL(CAS潜伏期)
|
5/6/7/8/9/10/11
|
3/4/5/6
|
|
AL(附加潜伏期)
|
0/CL-1/CL-2
|
0/1/2/3/4
|
|
RL(读取潜伏期)
|
AL+CL
|
AL+CL
|
|
WL(写入潜伏期)
|
AL+CWL CWL=5/6/7/8
|
RL-1
|
|
预取设计(bit)
|
8
|
4
|
|
逻辑Bank数量
|
8（512MB/1GB/2GB/4GB/8GB）
16 |
4（256MB/512MB）
8（1GB/2GB/4GB） |
|
突发长度
|
BC4/BL8
|
BL4/BL8
|
|
封装
|
FBGA
78-ball:x4/x8 96-ball:x16 |
FBGA
60-ball:x4/x8 84-ball:x16 |
|
引脚标准
|
240Pin DIMM
|
240Pin DIMM
|
微信公众平台
