DDR3内存主要特征

DDR3内存采用了ODT（核心整合终结器）技术以及用于优化性能的EMRS技术，同时也允许输入时钟异步。在针脚定义方面，DDR3表现出很强的独立性，甚至敢于彻底抛弃TSOPII与mBGA封装形式，采用更为先进的FBGA封装。DDR III内存用了0.08微米制造工艺制造，将工作在1.5V的电压下在DDR3系统中，对于内存系统工作非常重要的参考电压信号VREF将分为两个信号，即为命令与地址信号服务的VREFCA和为数据总线服务的VREFDQ，这将有效地提高系统数据总线的信噪等级。

更低的电压和power

新一代的DDR3在1.5V下工作，而DDR2是在1.8V下工作，相比来讲DDR3可以节约有16%的电能。这样可以弥补由于过多的操作频率所产生的高电能消耗。同时，减少的能量消耗可以延长部件的使用寿命。

DDR3在电能的节约方面看起来像是一个局部更新机制。这样宝贵的系统电池及电能资源将减少所需要消耗。在更新部分，动态随机存取存储器非积极用途上。它包括了一个热传感器，当系统没有处于高性能要求时，以便系统支持最小的更新周期从而达到更长时间的电能节省。

更多的内部BANKs

为了更高的系统速度，与DDR2的内部4banks比DDR3采用内部8banks。随着动态随机存取存储器尺寸的增长，这将允许更先进的pre-fetch（预读）而减少access latency（访问反应时间）。

注册模式的区别

由于集成了众多特点，DDR3的初始化采用了一种新的方式。MRS（注册模式）是re-engineered（双引擎）从而加快并且更有效化内存系统的配置。

Fly-by模块布局

对于更高频率的操作，DDR3在内存模块（DIMM）信号整合上更加严格。在极端频率下，信号路径不能再保持平稳，但又不得不调整以匹配每一个动态随机存取存储器。这意味着地址和控制线路将成为一条独立的取代DDR2中分支的T布局路径的连接两个动态随机存取存储器的路径。这种方法去除了机械的线路平衡转向了由固定在内存系统训练的控制者产生的自动的信号时间延迟。每一个DDR3 DRAM都有一个自动的水平电路作标准来记忆标准数值。