英特尔18A-P和台积电A16将在先进制程节点领域展开VLSI对决

业界传闻显示，苹果有望成为英特尔18A-P制程的早期采用者，将其应用于未来M系列芯片，更多技术细节预计将于6月中旬举办的VLSI研讨会上公布。据VLSI官网披露，相较于标准18A制程，英特尔升级后的18A-P制程在相同性能下功耗可降低18%以上，或在同等功耗下性能提升9%以上。

在此背景下，本次VLSI研讨会已成为英特尔与台积电在先进制程领域竞争的关键舞台。据悉，台积电将在会上发布其2纳米级A16埃米CMOS技术，该技术采用全环绕栅极（GAA）晶体管，并通过全新“超级电源轨（SPR）”设计实现背面供电。

英特尔方面已提前披露18A-P制程的部分核心细节。据相关媒体报道，18A-P的关键结构参数（包括库高度、接触多晶硅间距）与基础18A制程保持一致，升级重点集中在晶体管级调试和电压优化上——阈值电压（VT）的BT对选项从18A的4个扩展至5个以上，并新增一种介于超低阈值电压（ULVT）和低阈值电压（LVT）之间的逻辑阈值电压。

此外，18A-P制程还提升了工艺可变性控制能力和热效率，为低功耗高性能表现提供支撑，这也是苹果及其他无晶圆厂芯片设计企业对其关注度提升的重要原因。为实现上述性能提升，英特尔推出了全新全环绕栅极RibbonFET变体，包括增强接触型高性能晶体管和优化型低功耗器件，筑牢性能与能效提升的器件基础。

值得关注的是，英特尔透露其已将18A-P制程的偏差角（skew corners）收紧30%，以此提升性能一致性、降低可变性。据悉，偏差角指同一制程节点上晶体管性能与功耗特性的差异，随着半导体制程向更先进节点演进，晶体管行为的不均匀性愈发明显，可变性控制成为关键。

据悉，英特尔首款基于18A制程的产品Panther Lake已于2025年底进入量产阶段，其18A衍生制程将分阶段推出，其中18A-P预计于2026年落地，进一步升级的18A-PT则计划于2028年推出。

与此同时，台积电正全力筹备A16制程的首次亮相，该制程是其首款基于超级电源轨的节点，将于6月14日至18日举办的VLSI研讨会上正式发布。据台积电介绍，相较于性能增强型N2P节点，A16制程在相同功耗下性能可提升8%至10%，同等性能下功耗可降低15%至20%，芯片密度还将额外提升8%至10%。

台积电计划于2026年第四季度实现A16制程量产，业界普遍传闻英伟达Feynman芯片将成为其首款采用该制程的产品。供应链消息显示，A16制程将搭配CoWoS-L和SoIC先进封装技术，可实现最高9.5倍光罩尺寸的系统扩展，主要面向高性能计算（HPC）负载场景。