三星推进 10a DRAM 研发，2028 年量产

随着存储行业持续推进10纳米级以下先进制程研发，DRAM微缩技术的研发难度正不断加大。据韩媒The Elec报道，三星已于今年3月利用10a DRAM制程完成晶圆试产，并在器件特性测试中验证了芯片可正常工作。

报道指出，这也是行业首次落地4F方形单元结构与垂直沟道晶体管（VCT）工艺。按照三星规划，将在2026年完成10a DRAM的整体研发工作，2027年开展品质测试，2028年正式导入量产。

三星还计划将4F方形单元与VCT技术连续应用于10a、10b、10c三代DRAM产品；从10d节点开始，公司将全面转向3D DRAM技术路线。

报道介绍，业内对10纳米级DRAM制程采用1x、1y、1z、1a、1b、1c、1d的命名规则，10a为1d之后的下一代制程，也是首款迈入10纳米级以下的工艺节点，业界测算其实际电路线宽约9.5至9.7纳米。

现阶段商用DRAM普遍采用6F方形结构，其中F代表半导体制造中的最小光刻特征尺寸。新一代4F方形单元采用2F×2F的单元布局，空间利用率更高，同等芯片面积下，单元密度可提升30%至50%，是DRAM物理微缩的核心方案。

4F结构的落地依托VCT技术，电荷存储电容直接堆叠在晶体管上方，进一步压缩单元尺寸。传统布置在存储单元阵列周边的外围电路，将单独制作晶圆，再通过晶圆混合键合工艺，以单元下外围电路（PUC）架构实现两片晶圆整合。

技术迭代的核心阻碍集中在材料体系更换。三星已将沟道材料由硅替换为铟镓锌氧化物（IGZO），可有效降低微缩单元的漏电流、提升数据保存能力；而字线材料目前仍在评估阶段。

三星原本计划采用电阻率更低、无需阻挡层的钼材料替代氮化钛，但钼存在腐蚀性强、固态加工难度大等问题，需要改造气体输送、管路及制程控制系统，大幅增加量产落地门槛。

除三星外，其他存储大厂也在加速研发4F方形单元与VCT技术。消息显示，SK海力士暂不跟进10a节点，计划延后至10b制程才导入这套技术架构。

不过4F方形垂直栅极平台，要求外围电路晶圆采用逻辑工艺制造。由于SK海力士无自建12英寸逻辑产线，目前正在权衡两种方案：自主搭建产能，或是委托外部晶圆代工厂生产。但受代工产能限制，依靠外部合作的落地空间较为有限。