英特尔联合力积电推进ZAM技术，新型高带宽内存瞄准2029年量产

英特尔与软银旗下SAIMEMORY合作研发的Z-Angle Memory（ZAM）技术持续引发业界高度关注。在6月即将举办的2026年超大规模集成电路研讨会（VLSI Symposium）前夕，这项技术再曝新进展——台湾力积电（PSMC）正式加入合作阵营，三方将联合展示新一代高带宽3D内存架构，为AI与高性能计算（HPC）场景提供低功耗、高带宽的存储解决方案。

根据VLSI官方会议列表泄露的预发布摘要，力积电将与英特尔、SAIMEMORY同台演讲，重点介绍“Via-in-One TSV”（一体化硅通孔）架构如何大幅降低定制DRAM晶圆堆叠过程中的数据传输功耗。该架构性能指标亮眼，可实现约0.25Tb/s/mm²的超高内存带宽，同时将数据传输功耗控制在0.35W/mm²以下，完美适配AI训练、HPC等对带宽与能效比要求严苛的工作负载。

此前TechPowerUp报道已披露，基于ZAM技术的HB3DM内存具备显著带宽优势。数据显示，在171mm²芯片面积上构建10GB模块，HB3DM单模块带宽可达5.3TB/s，而当前主流HBM4单堆叠带宽仅约2TB/s，前者带宽实现翻倍提升。

技术细节方面，英特尔、SAIMEMORY与力积电将推出多晶圆后通孔工艺，支持熔融键合晶圆集成，核心采用“一体化硅通孔”结构，在9层定制DRAM晶圆堆叠中，将数据移动能耗降至0.7pJ/bit以下。每层内存采用约3μm超薄硅基底，降低硅通孔（TSV）电阻；搭配尺寸10×85μm²、间距20μm的氧化层沟槽TSV，每层集成约13700个TSV，显著提升高速传输时的信号完整性。为保障互联质量，团队选用O型设计，接触电阻较C型设计降低40%。目前，9层DRAM堆叠已在0.95V-1.2V电压下完成功能验证与可靠性测试，技术稳定性得到确认。

合作分工上，据《经济日报新闻》报道，SAIMEMORY负责技术设计与知识产权管理，英特尔输出3D堆叠与内存架构经验，力积电与日本新科电子（Shinko Electric Industries）提供试产与制造支持。项目计划2027年完成原型开发，2029年实现商业化量产，有望成为HBM之外的重要高端内存选项，缓解AI产业高速增长下的内存性能瓶颈与供应压力。