楷登电子成功流片基于台积电N3E工艺的16G UCIe先进封装IP

来源：全球半导体观察整理 2023-04-28 08:35:45

近日，楷登电子（Cadence）宣布基于台积电3nm（N3E）工艺技术的Cadence® 16G UCIe™ 2.5D先进封装IP成功流片。

该IP采用台积电3D Fabric™ CoWoS-S硅中介层技术实现，可提供超高的带宽密度、高效的低功耗性能和卓越的低延迟，非常适合需要极高算力的应用。

据悉，楷登电子目前正与许多客户合作，来自N3E测试芯片流片的UCIe先进封装IP已开始发货并可供使用。这个预先验证的解决方案可以实现快速集成，为客户节省时间和精力。

封面图片来源：拍信网

【免责声明】

1、「DRAMeXchange-全球半导体观察」包含的内容和信息是根据公开资料分析和演释，该公开资料，属可靠之来源搜集，但这些分析和信息并未经独立核实。本网站有权但无此义务，改善或更正在本网站的任何部分之错误或疏失。
2、任何在「DRAMeXchange-全球半导体观察」上出现的信息（包括但不限于公司资料、资讯、研究报告、产品价格等），力求但不保证数据的准确性，均只作为参考，您须对您自主决定的行为负责。如有错漏，请以各公司官方网站公布为准。
3、「DRAMeXchange-全球半导体观察」信息服务基于"现况"及"现有"提供，网站的信息和内容如有更改恕不另行通知。
4、「DRAMeXchange-全球半导体观察」尊重并保护所有使用用户的个人隐私权，您注册的用户名、电子邮件地址等个人资料，非经您亲自许可或根据相关法律、法规的强制性规定，不会主动地泄露给第三方。

「DRAMeXchange-全球半导体观察」所刊原创内容之著作权属于「DRAMeXchange-全球半导体观察」网站所有，未经本站之同意或授权，任何人不得以任何形式重制、转载、散布、引用、变更、播送或出版该内容之全部或局部，亦不得有其他任何违反本站著作权之行为。