铠侠闪迪实现技术突破，千层 3D NAND 研发迈出关键一步

全球 3D NAND 正加速向 300 层及更高规格迭代，铠侠联合闪迪率先在超高密度堆叠技术上取得关键进展。据业内媒体披露，双方依托晶圆间铜直接键合工艺，采用 MSA-CBA 多层堆叠单元阵列架构，全球首次完成 QLC 四级单元技术演示，为未来突破千层级超高密度 3D NAND 奠定技术基础。

该项突破性成果将于 6 月在 2026 年夏威夷 VLSI 超大规模集成电路研讨会正式发布。铠侠与闪迪表示，新架构有效破解长期制约 3D NAND 扩容的三大痛点：存储单元电流衰减、制造过程晶圆翘曲、区块尺寸设计受限，为层数持续攀升扫清技术障碍。

从技术细节来看，两家企业已公开 MSA-CBA 堆叠键合结构原理图，并放出双片 218 字线阵列晶圆堆叠成型的显微实测影像，技术落地路径清晰可落地。

在路线规划上，铠侠早已锚定千层级目标。按照其技术规划，到 2027 年千字线 3D NAND 有望量产，裸片密度将达到 100Gbit/mm²。回顾行业发展，3D NAND 层数从 2014 年 24 层升至 2022 年 238 层，八年扩容近十倍；按年均 1.33 倍迭代速度测算，2027 年落地千层产品具备充分技术可行性。

与此同时，三星也稳步加码千层 3D NAND 布局，推出多 BV NAND 架构，采用双单元晶圆叠加双周边晶圆的堆叠方式，技术逻辑与铠侠方案高度趋同。行业普遍认为，单片晶圆物理极限约 500 层，多晶圆异构堆叠已成冲击千层门槛的必由之路，三星规划 2030 年实现千层 NAND 商用。

除传统堆叠路线外，三星同步布局下一代铁电 NAND 技术，并联合英伟达、高校研发 PINO AI 仿真模型，把性能模拟效率提升万倍级别。铁电 NAND 不仅可支撑千层堆叠，还能最高降低 96% 功耗，有望兼顾产能扩容与绿色节能双重需求，成为后千层时代重要技术备选方向。