EN CN
注册

【IC设计】Cadence与博通扩大在5nm及7nm的合作

来源:TechNews科技新报    原作者:陈瑞霖    

在半导体业界重要的EDA工具厂,Cadence昨日公布与半导体芯片厂博通合作,针对下一代网通、宽频、企业储存、无线及工业应用,将其与博通公司的合作扩大到5nm制程。

先前博通已经与Cadence在7nm数字设计实现解决方案部分合作有段时间,这次公布5nm制程,还有进一步扩大在7nm的合作上,博通设计芯片时能够提升工程效率,进一步改善芯片效能及功耗。

博通公司副总裁兼中央工程部主管Yuan Xing Lee表示:“做为全球基础设施技术的领导者,我们致力于提供可让我们的客户在其各自的市场中脱颖而出的创新产品,有Cadence做为关键的硅设计合作伙伴,我们可实现我们的功耗及效能目标,并提供符合客户期望的最高品质解决方案。”

Cadence总裁Anirudh Devgan博士表示:“我们已与博通合作多年。我们在先进制程设计开发方面扩展的合作伙伴关系,是基于我们过去协力取得的一系列成功以及我们在数位技术领域的整体领导地位。有监于网通、宽频、企业储存、无线及工业应用的持续增长,我们致力于确保博通使用我们最新的工具产品来推动设计创新及实现卓越的设计。”

Cadence相当自豪其解决方案,能够替系统厂和半导体公司在系统单芯片(SoC)设计取得优势,加快产品开发速度,同时应对在消费电子、云端资料中心、汽车、航太、物联网、工业产线等领域挑战。

封面图片来源:拍信网

如需获取更多资讯,请关注全球半导体观察官网(www.dramx.com)或搜索微信公众账号(全球半导体观察)。