注册

【制造/封测】联发科:将会采用台积电3纳米并布局先进封装

来源:钜亨网       

成功大学10日举办成电论坛第一届,联发科副总高学武表示,现今公司已采用台积电5纳米、4纳米制程生产芯片,未来3纳米联发科也一定会采用,并与客户共同布局先进封装,将应用在资料中心等领域。

高学武指出,半导体在各领域含量不断增加,推升产业年复合成长率达10%以上,尤其车用,尽管联发科车用芯片营收占比重不高,不过,已看到未来全球碳中和将带动电动车趋势,进一步带动晶圆消耗量。

联发科车用芯片现今主流制程多布局在55、40纳米,针对现今供应链产能吃紧,高学武坦言,现今成熟制程节点产能仍相当紧张,将持续争取新产能,满足客户需求,但最重要的仍须仰赖晶圆厂扩充新产能。

高学武看好,随着制程不断往前迈进,终端产品、芯片厂也会跟进,如苹果每年均推出搭载最新制程芯片的手机,英特尔也持续推出新节点的CPU,藉此提升终端产品性能。

此外,由于摩尔定律发展即将到极限,联发科也采用封装整合延续定律,藉由整合同质芯片与异质芯片,突破摩尔定律的限制,联发科目前已采用台积电的CoWoS、InFO等封装技术,应用在资料中心等,未来也会进一步采用3D IC。

高学武强调,联发科会在台积电推出最新制程的时候就使用,打拳击不能只打一代,要当可延续的拳王,也要成为全球各产品的最大供应商。

封面图片来源:拍信网